説明

Farsince 200G QSFP56パッシブブレークアウトDACは、1つの200G QSFP56ポートを2つの独立した100G QSFP56接続に分割する銅製ツインアキシャルハーネスです。このアセンブリはホスト側に4つの50G PAM4レーンを備え、デバイス側では2×50G PAM4の2つのグループとしてマッピングされます。これにより、リーフ/スパインファブリック、AIクラスタ、機器室など、短距離で予測可能な接続が求められる環境において、スイッチ、GPUノード、サーバー間で200Gアップリンクをデュアル100Gダウンリンクとして利用する簡単な方法を提供します。

アクティブコンポーネントを使用しないパッシブ設計により、レイテンシーはほとんど発生せず、ホストからのID電流もごくわずかです。インピーダンス制御された銅線と包括的なシールドにより、挿入損失とクロストークを低減し、最小曲げ半径30mmというコンパクトな設計により、高密度ラック内での配線もすっきりと行えます。このケーブルはホットプラグに対応しており、QSFP56 MSAおよびIEEE 802.3cdの電気仕様に準拠したプラットフォームとの相互運用性を備えています。Farsinceは、ベンダー固有のコーディング、カスタム長とラベル付け、バッチテストドキュメントを提供することで、大規模な導入とメンテナンスを効率化します。

仕様

• 製品タイプ：200G～2×100G パッシブダイレクトアタッチ銅ブレークアウト
• ホストインターフェース：QSFP56、4×50G PAM4
• デバイスインターフェース：2×QSFP56、各2×50G PAM4（合計100G）
• データレート：合計200Gbps、2×100Gbpsレッグ
• 変調/レーンマッピング: 4×50G PAM4 から 2×(2×50G PAM4)
• ワイヤーゲージ：26 AWG
• ケーブル構造：シールド付きツインアックスハーネス、パッシブ銅線
• 最小曲げ半径：30mm
• 消費電力：エンドあたり0.1W以下（ID用ホスト3.3V）
• ジャケット素材：PVC（OFNR）
• 用途：AI/HPCおよびデータセンターにおける200Gスイッチから2つの100Gポートへのファンアウト
• 互換性: IEEE 802.3cd; QSFP56 MSA; SFF-8665ケージ; SFF-8636メモリマップ
• 準拠規格：RoHS、REACH
• カスタマイズ：ベンダーコード、長さ、ラベル表示オプション、テストレポート