FarsinceのPCIeケーブルソリューションは、基板配線が困難なCPU、GPU、DPU、ストレージ、拡張シェルフ間の高帯域幅リンクを実現します。設計は現在、PCIe Gen4(16GT/s)およびGen5(32GT/s)をサポートしており、材料、コネクタ、損失制御の面でGen6(64GT/s)にも対応可能です。当社は、アクセラレータポッドやコンポーザブルアーキテクチャ向けに、内部ライザー、外部PCIeケーブルリンク、そしてカスタマイズされたハーネスを提供しています。
エンジニアリングの重点分野:チャネル損失管理、スキュー、リターンロス、そしてシステムトポロジーの要件に応じたリタイマー/リドライバオプション。機械的なバリエーションとしては、薄型、直角、保守性に優れたラッチシステム、そして制約のあるZ高さに対応する超薄型/フラット配線などが含まれます。熱負荷が厳しい用途では、エアフローの確保と再循環の低減を考慮したオーバーモールド形状を採用しています。
検証はPCI-SIGの手法に基づき、温度下におけるアイマスク/BER特性評価を実施します。OEM向けには、ピンマップ、EEPROM、ラベルをお客様のFRUデータベースと整合させることができます。その結果、AI/HPCノードやストレージアクセラレータの統合時間を短縮する信頼性の高いケーブル接続型PCIeが実現し、既存のGen5導入環境をGen6パイロット環境へと橋渡しし、機械的な再設計を行うことなく実現します。